

## Estrutura do tema ISC

1. Representação de informação num computador
2. Organização e estrutura interna dum computador
3. Execução de programas num computador
4. O processador e a memória num computador
5. Da comunicação de dados às redes

### Componentes (físicos) a analisar:

- o processador (info adicional):
  - o nível ISA (*Instruction Set Architecture*): tipos/formatos de instruções, acesso a operandos, ...
  - paralelismo no CPU: *pipeline*, superescalaridade, ...
  - CISC versus RISC
- a hierarquia de memória:  
*cache*, memória virtual, ...
- periféricos:
  - interfaces humano-computador (HCI)
  - arquivo de informação
  - comunicações (no tema 5...)

## Tópicos a analisar


- operações num processador
- registos visíveis ao programador
- modos de acesso aos operandos
- tipos de instruções presentes num CPU
- formatos de instruções em linguagem máquina
- instruções de *input/output*
- ordenação de *bytes*

## Operações num processador

- nº de operandos em cada instrução
  - 3-operandos (RISC, ... )
  - 2-operandos (IA32, ... )
  - 1-operando (microcontroladores, ...)
  - 0-operandos (*stack-machine*, ...)
- localização dos operandos
  - variáveis escalares (registos...)
  - variáveis estruturadas (memória...)

## Registros visíveis ao programador (inteiros)

- em arquitecturas RISC (32 registos genéricos...)
- no IA32



## Modos de acesso aos operandos

- em arquitecturas RISC
  - em operações aritméticas/lógicas, sempre em registo
  - em *load/store* usando 1 ou 2 modos de endereço à memória
- no IA32

Type	Form	Operand value	Name
Immediate	\$ Imm	Imm	Immediate
Register	E <sub>a</sub>	R[E <sub>a</sub> ]	Register
Memory	Imm	M[Imm]	Absolute
Memory	(E <sub>a</sub> )	M[R[E <sub>a</sub> ]]	Indirect
Memory	Imm (E <sub>b</sub> )	M[Imm + R[E <sub>b</sub> ]]	Base + displacement
Memory	(E <sub>b</sub> , E <sub>a</sub> )	M[R[E <sub>b</sub> ] + R[E <sub>a</sub> ]]	Indexed
Memory	Imm (E <sub>b</sub> , E <sub>a</sub> )	M[Imm + R[E <sub>b</sub> ] + R[E <sub>a</sub> ]]	Indexed
Memory	(, E <sub>i</sub> , s)	M[R[E <sub>i</sub> ] · s]	Scaled indexed
Memory	Imm (, E <sub>i</sub> , s)	M[Imm + R[E <sub>i</sub> ] · s]	Scaled Indexed
Memory	(E <sub>b</sub> , E <sub>i</sub> , s)	M[R[E <sub>b</sub> ] + R[E <sub>i</sub> ] · s]	Scaled indexed
Memory	Imm (E <sub>b</sub> , E <sub>i</sub> , s)	M[Imm + R[E <sub>b</sub> ] + R[E <sub>i</sub> ] · s]	Scaled indexed

## Tipos de instruções presentes num CPU

- operações aritméticas e lógicas
  - soma, subtração, multipl, div, ...
  - AND, OR, NOT, XOR, comparação, ...
  - deslocamento de bits, ...
- transferência de informação
  - de/para registos/memória, ...
- controlo do fluxo de execução
  - para apoio a estruturas de controlo
  - para apoio à invocação de procedimentos
- outras...

## Ex: instruções de transferência de info no IA32

mov S, D	D ← S	Move (byte,word,long_word)
movsb1 S, D	D ← SignExtend(S)	Move Sign-Extended Byte
movzbl S, D	D ← ZeroExtend(S)	Move Zero-Extended Byte
push S	%esp ← %esp - 4; Mem[%esp] ← S	Push
pop D	D ← Mem[%esp]; %esp ← %esp + 4	Pop
lea S, D	D ← &S	Load Effective Address

D – destino [Reg | Mem]      S – fonte [Imm | Reg | Mem]  
D e S não podem ser ambos operandos em memória

### Ex: instruções aritméticas/lógicas no IA32

inc D	$D \leftarrow D + 1$	Increment
dec D	$D \leftarrow D - 1$	Decrement
neg D	$D \leftarrow -D$	Negate
not D	$D \leftarrow \sim D$	Complement
add S, D	$D \leftarrow D + S$	Add
sub S, D	$D \leftarrow D - S$	Subtract
imul S, D	$D \leftarrow D * S$	32 bit Multiply
and S, D	$D \leftarrow D \& S$	And
or S, D	$D \leftarrow D   S$	Or
xor S, D	$D \leftarrow D ^ S$	Exclusive-Or
shl k, D	$D \leftarrow D << k$	Left Shift
sar k, D	$D \leftarrow D >> k$	Arithmetic Right Shift
shr k, D	$D \leftarrow D >> k$	Logical Right Shift

AJProen a, Arquitectura de Computadores, LMCC, UMinho, 2004/05

9

### Ex: instruções de controlo de fluxo no IA32


jmp Label	$\%eip \leftarrow \text{Label}$	Unconditional jump
je Label		Jump if Zero/Equal
js Label		Jump if Negative
jg Label		Jump if Greater (signed >)
jge Label		Jump if Greater or equal (signed >=)
ja Label		Jump if Above (unsigned >)
call Label	$\text{pushl } \%eip; \%eip = \text{Label}$	Procedure call
ret	$\text{popl } \%eip$	Procedure return

AJProen a, Arquitectura de Computadores, LMCC, UMinho, 2004/05


10

### Formatos de instruções em linguagem máquina


#### – campos duma instrução




(a)



(b)



(c)




(d)

#### – comprimento das instruções

- variável (prós e contras; IA32...)
- fixo (prós e contras; RISC...)

#### – exemplos de formatos de instruções

### Formatos de instruções no Pentium



AJProen a, Arquitectura de Computadores, LMCC, UMinho, 2004/05

11

AJProen a, Arquitectura de Computadores, LMCC, UMinho, 2004/05

12

## Formatos de instruções no MIPS (RISC)



## Instruções de input/output

- finalidade
  - escrita de comandos
  - leitura de estado
  - escrita/leitura de dados
- específicas (requer sinais de controlo no bus...) ; ou
- idênticas ao acesso à memória
  - » *memory mapped I/O*

## Ordenação de bytes

- *big-endian*
- *little-endian*

## Optimização do desempenho (no hardware)


### Modos de optimizar o desempenho no h/w

- com paralelismo
  - ao nível do processo (sistemas paralelos/distribuidos)
  - ao nível da instrução (*Instruction Level Parallelism*)
    - só nos dados (processadores vectoriais)
    - paralelismo desfasado (*pipeline*)
    - paralelismo "real" (superescalar)
- com hierarquia de memória
  - *cache* ...


## Paralelismo no processador Exemplo 1



### Exemplo de pipeline





(a)




(b)

### Exemplo de superescalaridade (nível 2)



### A cache em arquitecturas IA32



### Caracteriza o das arquitecturas RISC

- conjunto reduzido e simples de instru es
- formatos simples de instru es
- operandos sempre em registos
- modos simples de enderecamento   memoria
- uma oper ao elementar por ciclo m quina