Arquitectura de Computadores

Notas de estudo

Alberto José Proença

1999/00

Índice geral

1. Organização e arquitectura dum computador
2. Análise do funcionamento do CPU dum computador
3. Mecanismos para execução de programas
4. Modelo de programação dum processador

1. Conjunto de instruções presente num processador RISC
2. Registos visíveis ao programador
3. Convenção na utilização dos registos do MIPS
4. Modos de acesso aos operandos
5. Instruções de input/output
6. Ordenação de bytes numa palavra

Nos capítulos anteriores fez-se a análise do funcionamento dum computador (e em particular o binómio processador-memória), e o estudo dos mecanismos que permitem passar de um programa escrito por um utilizador e armazenado em disco, para o programa codificado e armazenado na memória principal do computador, pronto a ser executado. O tema deste capítulo é a descrição do modelo de programação que cada processador deve apresentar ao programador em linguagem máquina ou assembly -incluindo a identificação do tipo de instruções que se deve esperar encontrar num instruction set - e alguns detalhes da especificação de operandos (com análise dum processador em particular, o MIPS). Este material encontra-se parcialmente descrito no anexo A do texto de apoio (em A.6, A.8, e A.10).

1. Conjunto de instruções presente num processador RISC

O conjunto de instruções que cada processador suporta é bastante variado. Contudo é possível identificar e caracterizar grupos de instruções que se encontram presentes em qualquer arquitectura:

• para transferência de informação: integram este grupo as instruções que transferem informação entre registos e a memória (load/store, ...), entre registos (simulado no assembler do MIPS, e implementado com uma soma com o registo 0), directamente entre posições de memória (suportado por ex. no M680x0, mas não disponível em qualquer arquitectura RISC), ou entre registos e a stack, com incremento/decremento automático do sp (disponível em qualquer arquitectura CISC, mas incomum em arquitecturas RISC);
• operações aritméticas, lógicas, ...: soma, subtracção e multiplicação com inteiros e fp, e operações lógicas AND, OR, NOT, ShiftLeft/Right são as mais comuns; alguns processadores suportam ainda a divisão, quer directamente por hardware, quer por microprogramação;
• para controlo de fluxo: incluem-se neste grupo as instruções de salto condicional e incondicional, para endereços absolutos, especificados por registos ou ainda relativos a um dado registo, com ou sem salvaguarda automática do endereço de retorno (caso das rotinas).

Uma primeira apresentação global do instruction set do MIPS permite verificar como este processador cobre com um mínimo de detalhe estes grandes grupos. A secção A.10 apresenta detalhadamente todas as instruções do MIPS, bem como algumas pseudo-instruções. A tabela que se segue é uma compilação resumida do instruction set do MIPS R2000.

2. Registos visíveis ao programador

Um dos aspectos essenciais para um programador em assembly é saber de quantos registos dispõe, qual a sua dimensão, e em que circunstâncias esses registos podem ser usados.

• Em arquitecturas RISC

No caso das arquitecturas RISC, a grande maioria dos processadores possui 32 registos genéricos de 32 bits - para representar valores inteiros e/ou endereços de memória - para além de 32 registos de 32 bits para representação de valores em vírgula flutuante. Estes registos são considerados de uso genérico e podem ser usados explicitamente por qualquer instrução que aceda a operandos em registos, com excepção de um registo que contém o valor zero e que não pode ser alterado (só de leitura). Ainda visível ao programador está sempre também o apontador para a próxima instrução, o instruction pointer ou program counter.

• Na arquitectura MIPS

A arquitectura MIPS contém também 32 registos genéricos de 32 bits (0 ao 31), para além do pc, sendo o registo 0 apenas para leitura com o valor zero; dos restantes, apenas o registo 31 é implicitamente usado por uma instrução (de invocação de uma rotina, para guardar o endereço de retorno). Adicionalmente, o MIPS contém ainda 2 registos para poder operar com operandos de 64 bits, como acontece no caso da multiplicação e da divisão, chamando-lhes de hi(gh) e lo(w). A arquitectura MIPS prevê ainda 32 registos de 32 bits para vírgula flutuante (f0 a f31), os quais poderão ser organizados em (até) 16 registos de precisão dupla, com 64 bits (as designações par dos registos). As primeiras implementações da arquitectura MIPS (família R20x0 e R30x0) não dispõem de unidade de vírgula flutuante incluída no microprocessador, implementando estas funções em coprocessador separado (R2010 e R3010), de acordo com o que foi dito anteriormente.

• Em arquitecturas CISC (M680x0, ix86)

A existência de um grande n.º de registos nas arquitecturas RISC, aliado à evolução da tecnologia dos compiladores dos últimos anos (em especial na geração de código), vem permitindo representar a maioria das variáveis escalares directamente em registo, não havendo necessidade de recorrer com tanta frequência à memória. Esta organização não foi contudo economicamente viável nas gerações anteriores de microprocessadores, com destaque para a família da Motorola (M680x0) e, ainda mais antiga, a família da Intel (ix86). Estes processadores dispunham de um menor n.º de registos e, consequentemente, uma diferente organização que suportasse eficientemente diversos mecanismos de acesso à memória.

No caso da família M680x0, o programador tinha disponível dois bancos de 8 registos genéricos de 32 bits: um para dados (D) e outro para apontadores para a memória (A), suportando este último banco um variado leque de modos de endereçamento à memória. Apenas um dos registos (A7) é usado implicitamente em certas operações de manuseamento da stack..

A família da Intel é mais complicada, por não ter verdadeiramente registos de uso genérico. A arquitectura de base dispõe efectivamente de 4 registos para conter operandos aritméticos (A, B, C e D), mais 4 para trabalhar com apontadores para a memória (BP, SP, DI e SI) e outros 4 para lidar com uma memória segmentada (CS, DS, SS e ES; a única maneira de uma arquitectura de 16 bits poder aceder a mais de 64k células de memória). Cada um destes registos não pode ser considerado de uso genérico, pois quase todos eles são usados implicitamente (isto é, sem o programador explicitar o seu uso) em várias instruções (por ex., os registos A e D funcionam de acumuladores em operações de multiplicação e divisão, enquanto o registo C é usado implicitamente como variável de contagem em instruções de controlo de ciclos). A situação complica-se ainda mais com a variação da dimensão dos registos na mesma família (de registos de 16 bits no i286 para registos de 32 bits no i386), pois o formato de instrução foi concebido para distinguir apenas operandos de 8 e de 16 bits, e um bit bastava; para garantir compatibilidade ao longo de toda a arquitectura, os novos processadores têm de distinguir operandos de 8, 16 e 32 bits, usando o mesmo formato de instrução!

3. Convenção na utilização dos registos do MIPS

A arquitectura do MIPS disponibiliza 32 registos genéricos para ser usado pelo programador como este muito bem entender. Contudo, se se convencionar um conjunto de regras na utilização desses registos, poder-se-á conseguir uma maior portabilidade de programas objecto/executáveis entre sistemas de computação que usem a mesma família de processadores (MIPS neste caso). Esta situação é mais crítica no caso do código gerado pelos compiladores e assemblers.

Para que se tenha uma maior sensibilidade às consequências da adopção dessa convenção na utilização dos registos do MIPS, ela vai ser parcialmente exposta aqui e usada no futuro sempre que se usarem exemplos e/ou exercícios com programas em assembly do MIPS.

Para já é relevante que se observem as seguintes regras na utilização desses registos:

• $0: só de leitura, contém sempre o valor zero (imposição do hardware);
• $t0 a $t9: registos temporários, para uso no cálculo de expressões; correspondem (por convenção) aos registos $8 a $15 e $24 a $25;
• $s0 a $s7: registos a que correspondem normalmente variáveis que não devem ser alteradas pelas rotinas invocadas (compete a estas salvaguardá-las, motivo por que se chamam de $s); correspondem (por convenção) aos registos $16 a $23;
• $gp: é o global pointer, isto é, deve conter o apontador para a zona de memória onde os dados estão armazenados; corresponde (por convenção) ao registo $28;
• $sp: é o stack pointer, isto é, deve ser usado como apontador para o topo da stack; corresponde (por convenção) ao registo $29;
• $fp: é o frame pointer, isto é, deve conter o apontador para a zona de memória onde a informação relevante a um dado procedimento/função está armazenada; corresponde (por convenção) ao registo $30;
• $ra: é o return address, isto é, contém o endereço de retorno duma rotina; corresponde (por convenção e por utilização implícita de certas instruções) ao registo $31;
• restantes: reservados para o assembler ou sistema operativo, ou ainda relacionados com procedimentos/funções (a ver mais tarde).

4. Modos de acesso aos operandos

Os operandos em assembly estão armazenados algures dentro do computador: ou em registos, ou na memória. A escolha de um destes modos de acesso vem indicada explicitamente no formato de instrução da operação que se pretende que o CPU efectue.

Nas arquitecturas RISC as operações aritméticas/lógicas impõem que os operandos estejam em registos no CPU: ou em registos explicitados pelo programador (um dos 32 registos genéricos, ou ainda de fp), ou no registo de instrução (fazendo parte do formato de instrução, também designado por modo de acesso imediato).

O acesso à memória nas arquitecturas RISC faz-se normalmente através de operações de load ou de store. Nestas operações é possível nalgumas arquitecturas especificar mais de uma maneira de calcular o endereço da posição de memória que se pretende aceder; esta riqueza de modos de endereçamento é uma das características das arquitecturas CISC. No caso do MIPS é apenas possível especificar um endereço de memória (para uma instrução de load ou store) duma única maneira: um valor numérico de 16 bits e um registo; a posição de memória que se acede vem dada pela soma desse valor com o conteúdo do registo especificado. Quando se pretender aceder a um operando que se encontra numa posição de memória, cujo endereço de mais de 16 bits se dispõe, a metodologia a seguir é a seguinte: carregar primeiro os 16 bits mais significativos do registo a usar como apontador (usando a instrução de lui, load upper immediate, a qual deixa a zero os 16 bits menos significativos), e usar depois o load normal com o modo de endereçamento especificado anteriormente.

5. Instruções de input/output

O acesso aos periféricos dum computador é feito normalmente pelos seus controladores, ligados aos barramentos do computador. Estes controladores desempenham quase todas as tarefas indispensáveis ao bom funcionamento dos periféricos; apenas necessitam de ser devidamente configurados inicialmente, posteriormente activados com comandos específicos, e estabelecer uma comunicação com a informação a transferir de/para o computador. Assim, o CPU apenas precisa de aceder a esses controladores para 3 tipos de acções:

• escrita de comandos de configuração e de activação de tarefas específicas; em registo(s) de controlo;
• leitura do estado do controlador após execução das tarefas solicitadas; em registo(s) de estado;
• escrita/leitura de informação para ser comunicada com o exterior; em registo(s) de dados.

Para o desempenho destas actividades, a maioria dos processadores não dispõe de instruções específicas de input/output; basta apenas usar as instruções normais de acesso à memória para efectuar a leitura ou escrita dos registos dos controladores. O descodificador de endereços do computador se encarregará de gerar os sinais apropriados de chip select para seleccionar o controlador necessário, de acordo com o mapa de alocação da memória que o projectista do computador definiu. A este modelo de mapeamento do espaço endereçável de input/output no espaço endereçável de memória é designado por memory mapped I/O. A secção A.8 mostra um exemplo no simulador do MIPS.

Outros processadores, como os da família ix86, dispõem adicionalmente de instruções específicas de I/O, que implementam essencialmente a operação de ler um registo dum controlador (também chamado de uma porta) - in - ou a escrever numa porta - out..

6. Ordenação de bytes numa palavra

A dimensão de cada célula de memória (8 bits) não é suficientemente grande para armazenar integralmente o conteúdo dum registo (32 bits). Quando se pretende armazenar o conteúdo dum registo na memória, a partir de um dado endereço, duas alternativas básicas se colocam em relação à ordem em que os blocos de 8 bits da palavra são colocados na memória:

• coloca-se no 1º endereço da memória a extremidade da palavra com os 8 bits mais significativos (do lado esquerdo), seguidos dos restantes bytes; a esta alternativa de se privilegiar a extremidade mais significativa, designa-se por big-endian ; exemplos de arquitecturas que seguem esta alternativa: M680x0, IBM 370;
• coloca-se no 1º endereço da memória a extremidade da palavra com os 8 bits menos significativos (do lado direito), seguidos dos restantes bytes; a esta alternativa de se privilegiar a extremidade menos significativa, designa-se por little-endian; exemplos de arquitecturas que seguem esta alternativa: ix86, DEC VAX.

A arquitectura do MIPS pode suportar ambas, mas apenas uma de cada vez que é feito o reset do CPU.