
 Universidade do Minho	Arquitectura de Computadores II L.E.S.I. – 3º ano	
	Módulo nº 3 Princípios gerais de encadeamento	

1. Introdução

No final deste módulo os alunos deverão ser capazes de:

- avaliar os ganhos/perdas conseguidas com o encadeamento de instruções;
- identificar anomalias que penalizam o desempenho de arquitecturas encadeadas.

2. Material de apoio

A bibliografia relevante para este módulo é a secção 4.4 e 4.5 do livro “Computer Systems: a Programmer’s Perspective”, de Randal E. Bryant e David O’Hallaron.

3. Latência e débito

A frequência do relógio de um processador com uma organização encadeada é determinada pela latência da lógica combinatória do estágio mais demorado somada com a latência dos registos que preservam os resultados de cada estágio.

T_{estagio_i} – latência da lógica combinatória do estágio i


T_{registo} – latência dos registos

$$f = \frac{1}{\max(T_{\text{estagio}_i}) + T_{\text{registo}}}$$

O tempo de execução de uma instrução é o produto do número de estágios pelo período do relógio – assumindo que a instrução não é atrasada devido à ocorrência de anomalias.

Exercício 1

Considere que a lógica combinatória de um processador pode ser decomposta em 4 blocos de igual duração (60 ps) conforme ilustrado na figura.




Sabendo que a latência dos registos é de 20 ps calcule o tempo de execução de uma instrução e o débito para:

- i) Uma organização de ciclo único;
- ii) Uma organização com 2 estágios encadeados;
- iii) Uma organização com 4 estágios encadeados.

Exercício 2

Considere que a lógica combinatória de um processador pode ser decomposta em 5 blocos com a duração indicada na figura.



Sabendo que a latência dos registos é de 20 ps calcule:

- i) Para uma organização encadeada com 2 estágios como deve ser agrupados os blocos para maximizar o débito? Qual o débito e tempo de execução de cada instrução?
- ii) Qual o máximo débito que pode ser obtido e a quantos estágios corresponde.

4. Anomalias

A execução de uma sequência de instruções numa arquitectura encadeada pode resultar em anomalias que alteram a funcionalidade do código. Estas anomalias resultam de **dependências de dados** ou **dependências de código**. Existem várias técnicas para as evitar e/ou minimizar. A técnica mais elementar e ineficiente corresponde em introduzir bolhas para garantir que estas dependências são resolvidas. Nos exercícios seguintes é solicitado que identifique as bolhas a introduzir para as várias anomalias, considerando a implementação PIPE- do Y86 descrita na secção 4.5.1 do livro.

Esta implementação tem 5 estágios encadeados: extracção da instrução (F), decodificação (D), execução (E), memória (M) e actualização dos registos (W) - ver diagrama de blocos em anexo

