Universidade do Minho

Departamento de Informática

Arquitectura de Computadores II

Licenciatura em Engenharia de Sistemas e Informática - 3ºAno (LESI)

2001/02

Docentes

Objectivos

Programa

Bibliografia

Avaliação

Sumários

Guiões

2000/01

 

Plano das Aulas Teóricas

Aulas

#Aulas

Matéria

Bibliografia

1

Aula01Introdução.pdf

1

- Objectivos e programa da disciplina

- Evolução das arquitecturas de computadores

COD2e 1 e 2 CA2e 1 e 2

2 – 3

Aula02_03DPMIPS.pdf

2

- Revisão do datapath dum processador MIPS

COD2e 5

4 – 6

Aula04_06MultiCiclo.pdf

3

- Execução de instruções em vários ciclos máquina

COD2e 5

7 – 9

Aula07_09Periféricos.pdf

3

- E/S e periféricos

COD2e 8 COA5e 3, 5 e 6

10 – 13

Aula10_13Pipeline.pdf

4

- Pipelining e super-escalaridade

COD2e 6

14 – 16

Aula14_16PipelineAv.pdf

3

- Pipelining avançado e ILP

CA2e 3 e 4

17 – 19

Aula17_19Mutiproc.pdf

3

- Processamento paralelo

COD2 9

20  – 21

2

- Máquina virtuais

 

 

 

COD2e   Computer Organization and Design: the hardware/software interface, D. Patterson and J. Henessy, Morgan Kaufmann, 2ª edição, 1998.

 

CA2e      Computer Architecture: a quantitative approach, D. Patterson and J. Henessy, Morgan Kaufmann, 2ª edição, 1996.

 

COA5e   Computer Organization and Architecture – Designing for Performance, W. Stalling, Prentice Hall, 5ª edição, 2000.

 

Plano detalhado versão 0.5 – 14/2/2002

Sem

Dia

Aula

Teórica

Bibliogr.

Prática

1

18/2

#1

- Objectivos e programa da disciplina

- Evolução das arquitecturas de computadores

COD2e 1 e 2

- Organização e constituição dos turnos práticos

20/2

#2

- Revisão do datapath (DP) dum processador MIPS.  Identificação dos sinais de controlo

COD2e 5.1 e 5.2

2

25/2

#3

- Implementação da unidade do controlo da ALU, a unidade de controlo e o banco de registos.

- Análise da estrutura duma memória estática e a sua relação com os sinais de controlo

COD2e 5.3, C2 e B5

- Resolução de exercícios sobre o datapath do MIPS: simulação da execução de várias instruções do MIPS

27/2

#4

- Limitações da execução num só ciclo.

- Introdução à implementação multi‑ciclo (MC)

COD2e 5.4

3

4/3

#5

- Análise da fases de execução de instruções em MC. Unidade de controlo e sua implementação

COD2e 5.4

C3

- Resolução de exercícios sobre a execução multi‑ciclo em MIPS

6/3

#6

- Optimização das técnicas de implementação de FSM. Projecto de uma unidade de controlo: formato de microprogramação.

 - Tratamento de excepções

COD2e 5.5, 5.6, C4, C5

4

11/3

#7

- Interface do processador com periféricos.

- Apresentação de alguns periféricos típicos.

- RAID e redes de interligação

COD2 8.1,8.2, 8.3

COA5e 5

- Resolução de exercícios sobre a execução multiciclo (microcódigo)

13/3

#8

- Introdução à estrutura de um computador pessoal

- Barramentos e hierarquia de barramentos

COD2e 8.4, COA5e 6

5

18/3

#9

- Componentes de um computador pessoal.

 - Comunicação com periféricos

COD2e  8.5, 8.6, 8.7, 8.8

- Programação de periféricos: Introdução ao PG01. Portas de entrada e saída de dados.

20/3

#10

- Introdução ao pipelining do MIPS (PL). Tipos de anomalias na execução em pipeline

COD2e 6.1

 

 

 

Férias da Páscoa

 

 

6

1/4

 

Férias da Páscoa

 

* TP1 feriado *

- Programação de periféricos: Portas de controlo e de estado

3/4

#11

DP para suporte a pipelining. Sequências de pipeline, análise das 5 fases de execução

COD2e 6.2

7

8/4

#12

- Unidade de controlo do datapath com PL. Dependências de dados: data fowarding

COD2e 6.3 e 6.4

- E/S mapeado em memória

10/4

#13

- Dependências de dados (continuação): stall

- Dependências de controlo em pipelining: empatando o pipeline, previsão e execução retardada de saltos

COD2e 6.5, 6.6

8

15/4

#14

- Suporte ao tratamento de excepções na pipeline

- Técnicas simples de melhoramento da pipeline: superpipelining e superescalaridade

COD2e 6.7, 6.8, CA2e 3.9

- Exercícios sobre pipeline

17/4

#15

- Escalonamento multi-ciclo com pipeline.

- Escalonamento dinâmico da pipeline.

COD2e 6.8, CA2e 3.4, 3.7

9

22/4

#16

- Análise dos PowerPC 604, Pentium Pro, PIII e P4. VLIW e processamento vectorial. Análise de MMX, SSE, SSE2 e do processador Itanium

CA2e 4.1, 4.2, 4.3

- Exercícios sobre pipeline (cont.)

24/4

#17

- Introdução ao paralelismo ao nível da arquitectura.

- Arquitecturas de memória partilhada

COD2e 9.1, 9.2, 9.3

10

29/4

#18

- Arquitecturas de memória distribuída. Clusters e redes de interligação.

COD2e 9.4, 9.5,9.6

- Testes de desempenho

1/5

 

Feriado nacional

 

11

6/5

#19

- Desenvolvimento de aplicações com //

COD2e 9.3, 9.4

- Testes de desempenho

8/5

#20

- Máquinas virtuais 1

 

12

13/5

#21

- Máquinas virtuais 2

 

Programação de sistemas paralelos (PVM)

15/5

 

Tolerância de ponto da semana académia

 

13

20/5

 

Reserva 1

 

Máquinas  virtuais (JVM)

22/5

 

Reserva 2