Sumários


Aulas Teóricas


Aulas Teórico-Práticas

TP2 (3as feiras - 16:00 .. 19h00)

27.Fev.07

06.Mar.07

13.Mar.07
    Módulo 2 - Formas canónicas POS e SOP.
    Módulo 3 - Mapas de Karnaugh.

20.Mar.07
    Módulo 4 - Introdução à linguagem VHDL
        Modelação data flow, estrutural e comportamental (somador, multiplexer e paridade).

27.Mar.07
   
Não houve aula

03.Abr.07
   
Férias de Páscoa.

10.Abr.07
   
Férias de Páscoa.

17.Abr.07
    Módulo 4 (Conclusão)
        Simulação em VHDL.
    Módulo 6 - Sistemas Sequenciais
        Diagrama de blocos, diagrama de estados, tabela de estados, tabela de verdade e simplificação.

24.Abr.07
    Módulo 6 - Sistemas Sequenciais (Continuação)
        Descrição e simulação em VHDL.
        Síntese.

01.Mai.07
   
Feriado.

08.Mai.07
   
Projecto.

15.Mai.07
   
Enterro da Gata.

22.Mai.07
   
Projecto

29.Mai.07
   
Projecto

05.Jun.07
   
Projecto - avaliação final.


Copyright © 2007, António J. Esteves, All Rights Reserved
Última alteração: 25 Maio 2007