Arquitectura de Computadores

Notas de estudo

Alberto José Proença

1999/00

Índice geral

1. Organização e arquitectura dum computador
2. Análise do funcionamento do CPU dum computador
3. Mecanismos para execução de programas
4. Modelo de programação dum processador
5. Metodologia de construção de programas em assembly
6. Alternativas às arquitecturas RISC genéricas

1. Modelo RISC versus CISC
2. Análise duma alternativa CISC: i86
3. Arquitecturas dedicadas

Os capítulos anteriores focaram a arquitectura dum computador sob a perspectiva duma instruction set architecture, e mais em particular dum determinado modelo de processador: do modelo que se encontra hoje em dia em qualquer sistema de computação, seja ele um sistema de informação electrónica ou apenas o posto de trabalho que se tem sobre a secretária (desktop computer).

Mais concretamente, os capítulos anteriores centraram a sua atenção na arquitectura do instruction set e respectiva concretização sob a forma dum processador de uso genérico (general purpose) e com uma organização do tipo RISC (Reduced Instruction Set Computer). Este capítulo pretende mostrar que existem outros modelos de organização - por ex., CISC (Complex Instruction Set Computer) - e de comercialização física de processadores - sob a forma de chips ou sob a forma de biblioteca de programas.

Um microprocessador não é mais do que a concretização física dum dado sistema digital - um processador de informação, ou simplesmente um processador - num único circuito integrado. Enquanto a tecnologia microelectrónica não permitia a construção de circuitos complexos fiáveis em áreas reduzidas, os primeiros circuitos integrados a beneficiar dos avanços desta área foram os microprocessadores e os circuitos de memória. Os primeiros microprocessadores não dispunham de capacidade de cálculo suficiente para serem verdadeiramente considerados de "processadores dum computador", nem possuíam um custo deveras atractivo para a sua utilização na electrónica de consumo. A situação sofreu contudo uma evolução bastante grande no fim da década de 70 e início da de 80.

No fim da década de 70 a I&D na área dos microprocessadores bifurcou-se: por um lado investiu na organização interna dos processadores com o objectivo de os dotar com instruction sets mais próximos das HLL's e poderem ser usados como processadores de computadores de uso genérico; por outro apostou na sua banalização como componente de electrónica, passando o microprocessador a incluir componentes de interface com o exterior, para além de alguma memória (e passando a designar-se por microcomputador ou por microcontrolador, ou ainda por embedded processor).

Este capítulo vai assim ser composto por 2 secções - uma dedicada a explorar cada uma dessas linhas e respectivas metodologias de programação - e por uma outra secção que analisa com algum detalhe um caso de estudo: a linha de processadores da Intel i86.

A bibliografia de base recomendada contém alguma informação sobre os tópicos abordados neste capítulo. São contudo recomendados os cap. 3.12 (sobre o PowerPC e o i80x86) e 3.15 (perspectiva histórica), bem como a informação adicional disponível na Internet relativa a essa mesma bibliografia (http://www.mkp.com/cod2e.htm), nomeadamente em "Web Extension I: Survey of RISC Architectures" (transcrito para o Anexo E das notas de estudo, e contendo uma secção em "Desktop RISC Architectures" e outra em "Embedded RISC Architectures") e em "Web Extension III: Another Approach to Instruction Set Architecture--VAX" (com uma metodologia equivalente à seguida nas aulas para a análise do i86).

O livro de Tanenbaum recomendado na bibliografia, organizado de acordo com os níveis virtuais presentes em qualquer arquitectura - nível do sistema digital, nível da microarquitectura, nível do instruction set architecture, nível do sistema operativo, nível do assembly, ... - vai acompanhando sempre ao longo destes capítulos com um exemplo significativo de cada um destes 3 tipos de processador: processador RISC de sistema de computação (SPARC V.9), processador CISC de sistema de computação (Pentium II), e processador embebido (PicoJava).

Para complementar a bibliografia referente aos processadores embebidos - nomeadamente as referências feitas nas aulas a alguns fabricantes e produtos - incluem-se neste capítulo apontadores a data sheets desses produtos, na secção 3. Arquitecturas Dedicadas.

1. Modelo RISC versus CISC

A década de 80 ficou caracterizada entre os fabricantes de processadores como aquela em que a filosofia RISC - Reduced Instruction Set Computer - se impôs claramente sobre o modelo de arquitectura designado, como alternativa, de CISC - Complex Instruction Set Computer. O que distingue estes 2 modelos de arquitectura tem essencialmente a ver com os objectivos que orientaram ou motivaram o seu desenvolvimento.

As arquitecturas desenvolvidas durante a década de 60 possuíam conjuntos de instruções que tinham a grande preocupação de serem eficientes no código gerado, devido ao elevado custo da memória de acesso rápido, ou RAM; ao longo da década de 70 o desenvolvimento da microelectrónica permitiu a construção de processadores cada vez mais complexos, tendo levado os "arquitectos" de processadores a optarem por instruction sets cada vez mais complexos e mais próximos das instruções de programas HLL, numa tendência de se construir um processador cujo instruction set seria ... uma HLL.

Adicionalmente, a necessidade de se manter compatibilidade com gerações anteriores de processadores, a lenta evolução da ciência dos compiladores, e a elevada rapidez do funcionamento das memórias (face ao de um processador), manteve um modelo de programação, ao nível da linguagem máquina, assente numa utilização elevada da memória em detrimento do uso de registos (por exigirem compiladores mais complexos).

Por outro lado, a constatação nos finais da década de 70 de que uma grande parte do instruction set dos processadores não era usada pelos compiladores - e em particular as instruções mais complexas - pôs em causa a evolução dos processadores baseada simplesmente no aumento da complexidade dos instruction sets. Pior ainda, o verificar-se que um simples projecto académico de concepção e construção de um protótipo de um simples processador tinha produzido um modelo com desempenho próximo de sistemas comerciais de custo muitíssimo superior, obrigou a repensar todo o modelo básico de computação ao nível da linguagem máquina. Este projecto dum processador, que apostou na simplicidade do instruction set, passou a ser conhecido como o projecto dum Reduced Instruction Set Computer, i.e., duma arquitectura RISC.

Estes novos modelos - RISC - que estavam a ser propostos como alternativa aos modelos clássicos - que passaram a designar-se por CISC, Complex Instruction Set Computer, em oposição à outra designação - vieram também introduzir outras alterações que permitiram tirar ainda mais partido da simplicidade dos novos conjuntos de instruções. Incluem-se entre outras a possibilidade de partir a execução de cada instrução num conjunto de passos elementares e passíveis de execução em paralelo com desfasamento no tempo - em linha de montagem ou em pipeline - tendo como consequência o aumento da frequência do sinal de clock e conduzindo, no limite, à possibilidade de execução de uma instrução por ciclo máquina (impondo algumas restrições, como por exemplo, instruções de comprimento fixo, e não permitir operações com operandos em memória).

Este aumento na frequência do clock conduziu rapidamente a uma situação que penalizava acessos à memória, pelo que o aumento do n.º de registos no processador e uma maior complexidade e eficiência dos compiladores veio impor novos modelos de programação em linguagem máquina.

Objectivos genéricos dos modelos CISC e RISC

Resumindo a situação dos modelos CISC e RISC, e com base numa análise comparativa entre as figuras E.34 e E.1 (retiradas do Anexo E), poderemos dizer que:

• CISC - elevada densidade de código com compiladores simples => instruction set complexo, extenso (próximo duma HLL) e compacto, com grande riqueza de modos de endereçamento da memória;

• RISC - elevado desempenho com hardware simples e pipeline => instruction set reduzido e simples com instruções de dimensão fixa, apenas instruções de load/store para acesso à memória, elevado n.º de registos e poucos modos de endereçamento da memória.

É interessante também analisar como os formatos de instruções variam tão pouco nestas 5 arquitetcuras RISC analisadas no Anexo E (a Fig. E.4 também é de lá retirada):

Vamos agora analisar algumas das diferenças básicas nos modelos de programação nestes 2 tipos de arquitectura:

• no acesso a operandos em memória;
• nas operações lógicas e aritméticas;
• na programação de procedimentos e funções.

Acesso a operandos em memória, em CISC e RISC

Uma das consequências do facto de as arquitecturas CISC disporem dum menor número de registos é a alocação das variáveis escalares, em regra, a posições de memória, enquanto que nas arquitecturas RISC a regra era a alocação a registos. Atendendo ao modelo de programação estruturada tão em voga nos anos 70, ao facto de a maioria das variáveis escalares serem locais a uma dado procedimento/função, e à necessidade de o modelo de programação ter de suportar o aninhamento e recursividade de procedimentos/funções, as arquitecturas CISC necessitavam de um leque rico de modos de endereçamento à memória, para reduzir o gap semântico entre uma HLL e a linguagem máquina.

Resume-se aqui as principais diferenças entre as arquitecturas CISC e RISC, nas facilidades de acesso a operandos que se encontram em memória:

• CISC - grande riqueza na especificação de modos de endereçamento; exemplo do i86: modo absoluto; por registo indirecto - (R) , -(SP) , (SP)+ ; por registo base - (Rb)+desloc8,16,32 , (Rb)+(R) , (Rb)+(R)+desloc8,16,32 ; com acessos indirectos à memória, i.e., com apontadores para as variáveis em memória armazenados eles próprios em células de memória, ...
• RISC - apenas em operações load/store e apenas um leque muito reduzido de modos distintos, sempre quase sempre variantes de uma soma do conteúdo dum registo com um outro valor (constante ou variável), como se pode ver da Fig E.5 (também retirada do Anexo E); como já tínhamos visto anteriormente, o MIPS dispõe apenas (R)+desloc16.

Operações lógicas e aritméticas em CISC e RISC

Duas grandes diferenças se fazem notar entre estes 2 modelos: na localização dos operandos neste tipo de operações, e no n.º de operandos que é possível especificar em cada instrução. Resumindo o que foi visto anteriormente (complementado com exemplos na aula):

• CISC - 1 ou mais operandos em memória (máx 1 no i86 e M68K); nem sempre se especificam 3 operandos (máx 2 no i86 e M68K);
• RISC - operandos sempre em registos; 3 operandos especificados (1 dest, 2 fontes).

Modelo de programação de procedimentos/funções

Tal como referido anteriormente, a grande diferença entre estes 2 modelos está patente na estrutura de gestão das variáveis dum programa, em especial em programação estruturada com uso de procedimentos e funções.

Associado a cada procedimento/função existe sempre um conjunto de conceitos a reter e pertinentes na compilação para linguagem máquina:

• como/onde passar os argumentos/parâmetros para um procedimento/função: stack ou registos;
• onde guardar o valor do IP de modo a se poder regressar do procedimento/função: stack ou registo;
• onde alocar as variáveis escalares locais, cuja existência está limitada à duração de execução do procedimento/função: stack ou registos.

Este assunto foi sendo analisado em capítulos anteriores. Resumindo o que foi visto anteriormente:

• CISC - alocação de variáveis escalares quase sempre em memória (stack); passagem de parâmetros e endereço de retorno na stack; criação duma frame na stack com a estrutura de um record, denominado de activation record; utilização muito frequente de um frame pointer para o activation record do procedimento/função em execução;
• RISC - alocação de variáveis escalares quase sempre em registos; passagem de parâmetros e endereço de retorno por registo.

2. Análise duma alternativa CISC: i86

Análise comparativa do exemplo bubble sort

Para uma melhor compreensão de todas estas questões a análise comparativa do exemplo de buble sort é um excelente auxiliar. A sua apresentação detalhada e respectiva programação em linguagem máquina foi já usada anteriormente como forma de introduzir a programação de procedimentos/funções no modelo RISC (MIPS). Este exemplo aparecia de novo no apêndice E da primeira edição do livro recomendado - fig E.7 e E.8 - e disponível presentemente apenas na "Web Extension III: Another Approach to Instruction Set Architecture--VAX" conforme referido no início do capítulo. Contudo, o modelo de arquitectura CISC aí referido não é o do i86, motivo porque se repete aqui o exercício apresentado na aula.

A ênfase na análise deste exemplo foi colocada a 2 níveis:

• para se compreender o modelo de programação usado, onde a existência dum activation record na stack associado a cada procedimento/função no i86 é indispensável;
• para se mostrar que as diferenças nos programas em termos de instruções em linguagem máquina (com mnemónicas) são mínimas, i.e., quem souber escrever programas para um dado instruction set, com relativa facilidade é capaz de ler programas escritos para outras arquitecturas.

A estrutura do activation record - apenas necessária numa arquitectura RISC quando o nº de registos não é suficiente para todas as variáveis locais e/ou parâmetros do procedimento/função - é constituída pelos seguintes campos no caso do i86 (análise apresentada na ordem de preenchimento da stack):

• campo para os parâmetros a passar, sejam eles valores de variáveis ou apontadores para variáveis em memória;
• campo para salvaguarda dos registos pelo procedimento/função "chamador";
• campo para salvaguarda do endereço de retorno (colocado na stack pela execução da instrução de invocação de subrotina);
• campo para salvaguarda dos registos pelo procedimento/função "chamado";
• campo para salvaguarda do conteúdo do registo que apontava para o activation record do procedimento/função "chamador" (registo BP no i86, com função equivalente ao registo $fp no MIPS);
• campo reservado para as variáveis locais do procedimento/função.

int v [10000] ;
sort ( int v [ ], int n ) bubble sort
{
int i , j ;
for ( i = 0 ; i < n ; i = i + 1 )
for ( j = i ; j >= 0 && v [ j ] > v [ j + 1 ] ; j = j - 1 ) {
swap ( v , j ) ;
}
}

MIPS versus i86

3. Arquitecturas dedicadas

As secções anteriores analisaram modelos alternativos de arquitecturas de processadores, que tinham como principal objectivo melhorar o desempenho de execução de instruções - performance - pois a sua principal utilização era em sistemas de computação.

Os processadores usados em sistemas de computação possuem as seguintes caracterísiticas:

• são disponibilizados normalmente sob a forma de chip,;
• suportam um grande leque de instruções em HLL;
• são orientados a um modelo de programação estruturado;
• possuem um instruction set com formatos de instrução fixo e de grande dimensão (32-bits);
• disponibilizam ao programador um elevado nº de registos genéricos - para minimizar acessos à memória dos operandos mais comuns: caracteres, inteiros e reais (fp);
• dão prioridade no aproveitamento do silício à inclusão da hierarquia de memória (cache on-chip).

As arquitecturas dedicadas de processadores têm como principal objectivo a resolução de problemas específicos de processamento de informação ao mais baixo custo e com um desempenho aceitável. São normalmente parte da electrónica associada a um equipamento - sendo por isso também conhecidos como processadores embebidos - e na maioria dos casos deempenham tarefas de controlo - sendo por esse facto e aliado à sua integração num único chip, também designados por microcontroladores.

Os microcontroladores possuem as seguintes caracterísiticas:

• são disponibilizados quer sob a forma de chip, quer sob a forma de biblioteca em HDL para construção de ASIC (Application Specific Integrated Circuits);
• são optimizados para tempos de resposta curtos com problemas simples, com suporte eficiente a iterações simples;
• não têm como objectivo optimizar o código proveniente de programação estruturada;
• possuem poucos registos genéricos, favorecendo a utilização de memória on-chip com formatos de instrução compactos para minimizar ocupação de memória com o programa;
• operandos mais comuns: bits, bytes, inteiros e reais (vírgula fixa);
• prioridade no aproveitamento do silício: inclusão dos restantes circuitos periféricos de um computador (memória, timers, USART, DAC/ADC, ...)

Alguns destes microcontroladores tem uma área aplicacional com exigências computacionais bem específicas, nomeadamente no domínio do processamento de sinais digitais, sendo por isso também conhecidos como DSP's (Digital Signal Processors); a sua característica mais importante e que os distingue de outros processadores é o suporte a operações MACs (multiplier-accumulators).

Vamos analisar alguns exemplos de microcontroladores e DSP's, com figuras retiradas de data sheets dos seguintes produtos:

• Microchip PIC17C75x (PDF 2.70MB; formato Zip 1.97MB)
• SGS-Thomson D950 (PDF 532KB; formato Zip 326KB)
• Image and Signal Processor SGS-Thomson IMSA110 (PDF 488KB; formato Zip 191KB)

Análise do instruction set dum microcontrolador: Microchip PIC17C75x

Estrutura de um microcontrolador: Microchip PIC17C75x

Registos de um microcontrolador: Microchip PIC17C75x

Estrutura de um DSP disponibilizado como uma megafunção na construção de um ASIC: SGS-Thomson D950

Estrutura de um DSP (core): SGS-Thomson D950

Registos de um DSP (core): SGS-Thomson D950

Operações de MAC num DSP especial: Image and Signal Processor SGS-Thomson IMSA110