Notas de estudo

1997/98

Índice geral

 Capítulos | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 |

14. Actividades paralelas em arquitecturas SIxD

1. Taxonomia de Flynn
2. Visão do ponto de vista do programador
3. Implementação de actividades paralelas em SIxD
4. Paralelismo ao nível da arquitectura do instruction set
5. Computação vectorial e Array Processors
6. Processadores superescalares
7. Índices da bibliografia referenciada

 

A introdução de pipeline na arquitectura de processadores foi já um passo na introdução de paralelismo na execução das instruções: é uma forma de paralelismo no tempo, que não requer replicação total dos circuitos digitais. No entanto, a designação mais corrente de paralelismo na arquitectura de sistemas de computação refere-se ao paralelismo no espaço, pressupondo replicação de circuitos que processam a informação.

A introdução a este tópico começa com a apresentação da taxonomia clássica de Flynn, onde são identificadas e analisadas as três alternativas mais comuns para a realização de actividades paralelas: (i) na ilusão de que o sistema para o qual se está a programar tem um comportamento sequencial; (ii) em sistemas que suportam paralelismo de actividades/processos, mas cujas variáveis partilham um mesmo espaço de endereçamento; e (iii) em sistemas cujas actividades/processos estão disjuntos e apenas comunicam explicitamente por mensagens. A bibliografia de referência (e em especial o Cap. 9) contém o material necessário e suficiente para a compreensão do tema; contudo, este assunto será exposto durante as aulas com recurso a outras referências que, em conjunto, apresentam uma visão mais completa do mesmo. Para quem estiver interessado nas outras referências:

Culler, D., Singh, J., Gupta, A., Parallel Computer Architecture. A Hardware Software Approach, Morgan Kaufmann Publishers, 1998

Henessy & Patterson, Computer Architecture: A Quantitative Approach, 2nd Ed., Morgan Kaufmann, 1996

Hwang, K., Advanced Computer Architecture: Parallelism, Scalability, Programmability, McGraw Hill, 1993

Kain, R.Y., Advanced Architecture: A System Design Approach, Prentice Hall, 1996

Stallings, W., Computer Organization and Architecture: Designing for Performance, 4th Ed., Prentice Hall, 1996

Zargham, M.R., Computer Architecture: Single and Parallel Systems, Prentice Hall, 1996

O assunto deste capítulo tem como objectivo complementar as secções 9.1 e 9.2 do texto de referência. Adicionalmente, a organização dos tópicos sob a perspectiva de "ilusão de que o sistema para o qual se está a programar tem um comportamento sequencial" foi inspirada no livro de Kain.

 

1. Taxonomia de Flynn

· Single instruction stream, single data stream (SISD, uniprocessador)

· Single instruction stream, multiple data stream (SIMD, comp.vectorial, array proc)

· Multiple instruction stream, single data stream (MISD, ??)

· Multiple instruction stream, multiple data stream (MIMD, multi-proc, multi-comp)

 

2. Visão do ponto de vista do programador

Aplicações que suportam a ilusão de single instruction stream => técnicas de paralelismo síncrono (actividades paralelas em SIxD)

Aplicações que suportam processos com partilha de memória

Aplicações que suportam processos que comunicam por mensagens

 

3. Implementação de actividades paralelas em SIxD

Com escalonamento estático

- ao nível da arquitectura do instruction set

- computação vectorial e array processors

Com escalonamento dinâmico

- processadores superescalares

 

4. Paralelismo ao nível da arquitectura do instruction set

Incluido no formato de instrução; exemplos

- op aritm/lóg e de shift (MIPS)

- move condicional (Alpha, HP-PA, MIPS, PowerPC, SPARC)

Paralelismo de unidades funcionais

fig 3.44 do novo livro de H&P

Processadores VLIW

Características:

- versão "estática" de arquitectura superescalar

- impõe paralelismo funcional ao nível da instrução, competindo ao compilador a extracção de paralelismo

Inconvenientes (versus arquitecturas superescalares):

=> não permite reordenação dinâmica de instruções => desperdiça espaço de memória => penalização pesada com cache miss => dificulta evolução na microarquitectura

fig 4.14 de Hwang

 

5. Computação vectorial e Array Processors

Características

- unidade de controlo centralizado (acoplado a um processador escalar)

- paralelismo ao nível dos dados, através de:

- vários [ bancos de registos + ALU ] que actuam em paralelismo espacial e/ou temporal

Exemplo: Fujitsu VPP

- vários [ PE’s simples (reg + ALU) + PEM’s ] interligados por topologias específicas

Exemplos: ILLIAC IV, com 64 proc 64-bit, interlig 2D-mesh

CM-2 com 64k proc 1-bit, interlig Boolean 12-cube

Exemplos

fig 8.15 de Hwang

fig 6.14 de Kain

fig 9.3

fig 8.24 de Hwang

 

6. Processadores superescalares

Estratégias de arranque/término

fig 13.3 de Stallings

Gestão de paralelismo com estações de reserva

fig 6.32 de Kain

 

7. Índices da bibliografia referenciada