Livro base

• A disciplina Sistemas Digitais I vai seguir essencialmente o livro: "Digital Design Principles and Practices", John F. Wakerly, Prentice-Hall International, 3ª edição actualizada, 2001. A empresa editora do livro tem disponível uma página Web com mais informação sobre o livro. O autor do livro disponibiliza igualmente uma página Web sobre o livro.

• Existem 13 cópias deste livro nas bibliotecas da U.M. (12 em Gualtar e 1 em Azurém) [informação obtida no dia 20/Fev/2002].

Bibliografia complementar

• M. Morris Mano, "Digital Design", Prentice-Hall International, 1997.
• Randy H. Katz, "Contemporary Logic Design", The Benjamin/Cummings Publishing Company, 1993.
• Daniel D. Gajski, "Principles of Digital Design", Prentice-Hall, 1997.
• Douglas L. Perry, "VHDL: Programming by Example", 4th edition, McGraw-Hill, 2002, ISBN 0-07-140070-2

Sebenta

• Apontamentos Teóricos da Disciplina de SD1
  Uma compilação dos acetatos das aulas teóricas

Acetatos das aulas teóricas

• Apresentação [ slides ]
  
• Introdução [ slides ]
  
• Álgebra de boole [ slides ]
  
• Conceitos sobre sistemas combinacionais [ slides ]
  
• VHDL [ slides ]
  
• Conceitos sobre sistemas sequenciais [ slides ]
  
• Questões práticas de sistemas combinacionais [ slides ]
  
• Questões Práticas de Sistemas Sequenciais [ slides ]
  
• CPLDs e Memórias [ slides ]
  

Material de apoio às aulas teórico-práticas

• Introdução
• Módulo 1: Representações de sistemas digitais e implementação com componentes TTL discretos
• Módulo 2: Representações canónicas em SOP e POS (este módulo não será resolvido nas aulas TP)
• Módulo 3: Mapas de Karnaugh
• Módulo 4: Introdução à linguagem VHDL
• Módulo 5: Descrição e simulação em VHDL: ALU do MIPS (este módulo não será resolvido nas aulas TP)
• Módulo 6: Sistemas sequenciais: síntese manual, simulação em VHDL e implementação com CPLD
• Anexo A: manual do utilizador do PG04 versão 2
• Anexo B: exemplos adicionais de sistemas sequenciais
• Anexo C: arquitectura das CPLDs XC9500

• Manuais do fabricante das CPLDs XC9500: família XC9500 e XC95108

• Projecto: análise, descrição/simulação em VHDL e implementação com CPLD

• Notação dos diagramas de estados

• Material de apoio ao Módulo 4:
  • Slides de apoio à resolução
  • Ficheiro VHDL com a descrição do componente par3
  • Ficheiro VHDL com o testbech do componente par3
• Material de apoio ao Módulo 6:
  • Slides de apoio à resolução